從JEDEC組織者闡述的DDR2標準來看，針對PC等市場的DDR2內存將擁有400、533、667MHz等不同的時鐘頻率。高端的DDR2內存將擁有800、1000MHz兩種頻率。DDR-II內存將采用200-、220-、240-針腳的FBGA封裝形式。最初的DDR2內存將采用0.13微米的生產工藝，內存顆粒的電壓為1.8V，容量密度為512MB。
內存技術在2005年將會毫無懸念，SDRAM為代表的靜態內存在五年內不會普及。QBM與RDRAM內存也難以挽回頹勢，因此DDR與DDR2共存時代將是鐵定的事實。
PC-100的“接班人”除了PC一133以外，VCM(VirXualChannelMemory)也是很重要的一員。VCM即“虛擬通道存儲器”，這也是目前大多數較新的芯片組支持的一種內存標準，VCM內存主要根據由NEC公司開發的一種“緩存式DRAM”技術製造而成，它集成了“通道緩存”，由高速寄存器進行配置和控製。在實現高速數據傳輸的同時，VCM還維持著對傳統SDRAM的高度兼容性，所以通常也把VCM內存稱為VCMSDRAM。VCM與SDRAM的差別在於不論是否經過CPU處理的數據，都可先交於VCM進行處理，而普通的SDRAM就隻能處理經CPU處理以後的數據，所以VCM要比SDRAM處理數據的速度快20%以上。目前可以支持VCMSDRAM的芯片組很多，包括：Intel的815E、VIA的694X等。
3.RDRAM
【𝗼𝗼𝗽.𝘁𝘄 無錯章節】
Intel在推出：PC-100後，由於技術的發展，PC-100內存的800MB\/s帶寬已經不能滿足需求，而PC-133的帶寬提高並不大(1064MB\/s)，同樣不能滿足日後的發展需求。Intel為了達到獨占市場的目的，與Rambus公司聯合在PC市場推廣RambusDRAM(DirectRambusDRAM)。
RambusDRAM是：Rambus公司最早提出的一種內存規格，采用了新一代高速簡單內存架構，基於一種RISC(ReducedInstructionSetComputing，精簡指令集計算機)理論，從而可以減少數據的複雜性，使得整個係統性能得到提高。Rambus使用400MHz的16bit總線，在一個時鐘周期內，可以在上升沿和下降沿的同時傳輸數據，這樣它的實際速度就為400MHz×2=800MHz，理論帶寬為(16bit×2×400MHz\/8)1.6GB\/s，相當於PC-100的兩倍。另外，Rambus也可以儲存9bit字節，額外的一比特是屬於保留比特，可能以後會作為：ECC(ErroI·CheckingandCorrection，錯誤檢查修正)校驗位。Rambus的時鐘可以高達400MHz，而且僅使用了30條銅線連接內存控製器和RIMM(RambusIn-lineMemoryModules，Rambus內嵌式內存模塊)，減少銅線的長度和數量就可以降低數據傳輸中的電磁乾擾，從而快速地提高內存的工作頻率。不過在高頻率下，其發出的熱量肯定會增加，因此第一款Rambus內存甚至需要自帶散熱風扇。
DDR3時代
DDR3相比起DDR2有更低的工作電壓，從DDR2的1.8V降落到1.5V，性能更好更為省電；DDR2的4bit預讀升級為8bit預讀。DDR3目前最高能夠達到2000Mhz的速度，儘管目前最為快速的DDR2內存速度已經提升到800Mhz\/1066Mhz的速度，但是DDR3內存模組仍會從1066Mhz起跳。
一、DDR3在DDR2基礎上采用的新型設計：1.8bit預取設計，而DDR2為4bit預取，這樣DRAM內核的頻率隻有接口頻率的1\/8，DDR3-800的核心工作頻率隻有100MHz。
2.采用點對點的拓樸架構，以減輕地址\/命令與控製總線的負擔。
3.采用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。部分廠商已經推出1.35V的低壓版DDR3內存。
即將到來的DDR4時代
內存廠商預計在2012年，DDR4時代將開啟，起步頻率降至1.2V，而頻率提升至2133MHz，次年進一步將電壓降至1.0V，頻率則實現2667MHz。
新一代的DDR4內存將會擁有兩種規格。根據多位半導體業界相關人員的介紹，DDR4內存將會是Single-endedSignaling(傳統SE信號)方式DifferentialSignaling(差分信號技術)方式並存。其中AMD公司的PhilHester先生也對此表示了確認。預計這兩個標準將會推出不同的芯片產品，因此在DDR4內存時代我們將會看到兩個互不兼容的內存產品。
存內的型類他其
MARS
。M十幾至K十幾有隻也量容，存緩為作中UPG、UPC在用隻常通，器儲存主的量容大為成以難MARS此因。大常非也量熱發，管體晶的多常非要需MARD比相量容同：是點缺的有具MARS是但。多得快）器儲存機隨態動（MARD比度速此因，存保來新刷地斷不過通要需不據數MARS。器儲存機隨態靜為意）MARcitatS（MARS
。度速行運高更和量容大更備具，MARS型強增為，）MARSdecnahnE（MARSe是支分個一的出展發前目MARS
MARDR
。強常非能性，率頻行運的高更有具MARDS的期同比相是但，tib61為條存內MARDR。存內的出推司公SUBMAR由是MARDR
不是題問大一另的存內SUBMAR且並。費權授付支司公SUBMAR向要需商廠存內，術技的放開非個一是它而然
